

ABSTRAK

Spektral sinyal periodik selalu dapat dianalisis dengan bantuan deret fourier. Pada kenyataannya banyak sinyal-sinyal dalam sistem komunikasi yang bersifat acak non periodik. Untuk kasus sinyal non periodik digunakan formula yang disebut Transformasi Fourier. Transformasi fourier sebenarnya merupakan pengembangan dari deret fourier yaitu dengan memandang sinyal non periodik sebagai sinyal periodik dengan periode mendekati tak hingga. Dengan menggunakan FFT (*Fast Transform Fourier*) perhitungan *transformasi fourier* akan lebih cepat dan efisien.

Pada pengerjaan tugas akhir ini, telah dirancang sebuah blok transformasi *fourier* dengan FFT radiks-8. Hasil perancangan dimodelkan dengan bahasa pemrograman VHDL (*Very High Speed Integrated Circuit Description Language*) dan disimulasikan dengan menggunakan Modelsim SE 6.0a yang kemudian disintesis dan diimplementasikan menggunakan Xilinx ISE 8.1i. Target perangkat yang digunakan adalah FPGA Spartan-3 XC3S1000 dengan tampilan keluaran melalui GUI (*Graphic User Interface*) pada Matlab R2009b.

Dari hasil pemodelan dan simulasi maka dilakukan sintesis pada tingkat hardware FPGA dengan Xilinx *Shynthesize Tools*. Dari hasil sintesa blok transformasi *fourier* dengan FFT Radiks-8 didapatkan jumlah *resource* yang dibutuhkan adalah jumlah *slice* register 3%, jumlah 4 input LUT 18%, jumlah IOB 9%, jumlah MULT 18x18 33%, jumlah BUFGMUX 37 % dan total memori yang digunakan adalah 233048 kB. Secara keseluruhan, penelitian ini telah membuktikan bahwa blok transformasi fourier hasil perancangan dengan menggunakan algoritma FFT radiks-8 dapat diimplementasikan pada FPGA. Namun untuk pengembangan selanjutnya, tampilan keluaran dapat diaplikasikan secara *real time*.

Kata kunci : Transformasi Fourier, Radiks 8, FFT, VHDL, FPGA.