

LEMBAR PENGESAHAN

Tugas Akhir ini dengan judul:

**DESAIN DAN SINTESIS ARSITEKTUR HARDWARE FFT
(FAST FOURIER TRANSFORM) 64 TITIK BERBASIS BAHASA
PEMROGRAMAN VHDL**

***“HARDWARE ARCHITECTURE DESIGN AND SYNTHESIZE OF 64
POINTS FFT BASED ON VHDL LANGUAGE PROGRAMMING”***

Oleh :

**WIELDA SAFITRI NOVA
111041081**

Telah disahkan dan disetujui sebagai salah satu syarat untuk
Memperoleh gelar Sarjana Teknik pada Departemen Teknik Elektro
Institut Teknologi Telkom

Bandung, Agustus 2008

Diterima dan disahkan oleh:

Pembimbing I

Pembimbing II

Iswahyudi Hidayat, ST., MT.
NIK : 02770269-1

Koredianto Usman, ST., MSc.
NIK : 02750290-1